Verilog
Вакансий
3
Средняя ЗП
$36K
Verilog — вакансии (3)
Тренер по VLSI-дизайну — обучение RTL-to-GDSII
@ Freelanceroffудаленка2дWorldwideудаленка2д
Verilog•SystemVerilog•UVM•Yosys•OpenROAD
Lead DFT Engineer — проектирование полупроводников
@ NXP Semiconductorsудаленка3нЕвропаудаленка3н
DFT•Semiconductors•Verilog•VHDL•Test Automation
RTL Design Engineer (Semiconductors)
@ YADROудаленка4месРоссияСНГудаленка4мес
Verilog•SystemVerilog•UVM•AMBA•Linux